美國加利福尼亞州山景城與中國上海，2012年6月26日-全球領先的半導體設計、驗證和制造軟件及知識產權（ip）供應商新思科技公司（synopsys, inc.），與世界領先半導體代工企業之一中芯國際集成電路制造有限公司（"smic"）今日宣布：從即日起推出其40納米rtl-to-gdsii參考設計流程的5.0版本。此款經過生產驗證的流程借助synopsys的完整工具套件，將多樣化的自動化低功耗和高性能功能整合在其中，給中芯國際的客戶帶來了目前芯片設計所需要的差異化性能和功耗結果。

　　此參考流程是中芯國際與synopsys專業服務部共同合作的成果，它充分運用synopsys在先進芯片設計方法學領域的經驗和專業知識。該參考流程具有新的高性能設計技術，包括用以提高一款系統級芯片（soc）性能和響應能力的自動時鐘網狀綜合，以及一個可使設計師快速實現設計收斂而不必對重新設計從頭做起的門陣列工程更改指令（eco）。該參考流程還包括對低功耗技術的支持，這些技術諸如能感知功率的時鐘樹型綜合、功率選通與物理優化、以及由ieee 1801驅動的低功耗設計意圖標準等。

　　“設計師渴求一種能夠同時滿足高性能和低功耗要求的參考流程，"smic公司設計服務副總裁湯天申說道。"隨著smic-synopsys參考流程5.0的發布，我們將使ic設計師能夠通過將中芯國際的40納米工藝技術和synopsys的技術領先的設計解決方案相結合，而加速他們的設計通向制造的過程。”

　　“客戶們正在尋找使他們能夠提供滿足其特有性能目標與需求的設計工具與方法，" synopsys公司企業營銷和戰略聯盟副總裁rich goldman說道。"通過我們與smic的攜手合作，我們能夠為共同的客戶提供一個經過認證的參考流程，以及直接通向高性能和低功耗的、專為中芯國際的 40納米低功耗工藝量身訂做的設計解決方案。”

　　供貨

　　smic-synopsys參考流程5.0現已可供貨。更多信息，請訪問http://www.smics.com/chn/design/reference_flows.php。